IC静电放电的测试技术
:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />一、 概述：
静电放电(ESD，electrostatic discharge)是电子工业花代价的损坏原因，它会影响到生产合格率、制造成本、产品质量与可靠性以及公司的可获利润。随着IC产品的制造工艺不断微小化，ESD引起的产品失效问题越来越突出。为了能够了解我们所制造的IC产品的抵抗静电打击的能力，提升产品的质量，减少因ESD而引起的损伤，世界各地的IC工程师们研制出了许多静电放电模拟器，用来模拟现实生活中的静电放电现象，用模拟器对IC进行静电测试，借以找出IC的静电放电故障临界电压。本文就是结合我们现在使用的静电放电模拟器(ZapMaster)详细介绍静电放电的测试过程。
二、静电放电模式及国际标准
目前在世界工业界对静电放电的模式大致定义了四种：人体模式HBM(humanbodymodel)、机器模式MM(machine model)、器件充电模式CDM(charge device model)、电场感应模式FIN(neldinducedmodel)。国际上针对HBM人体放电模式已经制定了许多通用的国际工业标准，比较常见的有以下几个：
①USMIL-STD-883EMethod3015．7notice 8；
②ESDASSOCIATIONSTM5．1-2001；
③JEDECEIA／J~D22-A114-B；
④Automotive Electronics CouncilAEC-Q100-002-REV-C
国内主要标准有：GJB:namespace prefix = st1 ns = "urn:schemas-microsoft-com:office:smarttags" />
三、 静电放电的测试组合
静电放电电流在IC中流动是有规律可循的，所以针对每个PIN做交叉放电分析是我们使用的基本的测试方法。但是并非胡乱交叉测试就能得到结论，必须有一套正确而快速的测试方法作为测试的准则。
Pin-to-Pin的静电放电测试
静电放电可能出现在IC的任何两只管脚之间，若该两只管脚之间无直接的相关电路，共同使用的是VDD与Vss电源线相连接，就有可能出现当ESD放电发生在不相干的两只IC脚之间时，静电放电电流会先经过某部分电路流向VDD或Vss电源线上，再由VDD或Vss电源线连接流向另一只IC脚，再由那只IC脚流出IC。但是如果每一个IC的两只管脚之间都要做测试，那么一个40HN的IC便要有1560种排列组合的ESD测试，这样太浪费时间。因此测试标准便规定了改良式的测试方法。
四、 静电测试方式
在ESD测试过程中，我们可以采用从低电压到高电压进行测试，也可以从高电压到低电压进行测试，这两种方式都可以找出IC的"静电放电故障临界电压"。现在以低电压到高电压为例详细介绍一下静电测试方法。
在每一个测试组合模式下，IC的某一被测试脚先被打上(ZAP)某一ESD电压，而且在同一ESD电压下，IC的该测试脚必须要被ZAP三次，每次ZAP之间间隔的时间为]秒钟，ZAP三次后再观看该测试脚是否已被ESD所损伤，若IC尚未被损伤则提升ESD的电压，再ZAP三次。此ESD电压由小而逐渐增大，如此重复下去，直到该IC脚己被ESD所损坏，此时造成IC该测试脚损坏的ESD电压为"静电放电故障临界电压"。
我们每次提升的ESD电压幅度要选择一个合适的数值，如果幅度太小，则测试到IC管脚损坏要经过多次的ESD放电，增长测试时间；若每次提升的幅度太大，则难以较地测出该IC脚的ESD耐压能力。因此，根据我们的实际测试经验，当ESD测试电压低于1kV时，每次ESD电压增加量为50V或100V；当ESD测试电压高于1kV时，每次ESD电压增加量为100V或250V。而ESD测试的起始电压则从平均ESD故障临界电压的70%开始。
例如，某一IC的人体放电模式（HBM）ESD耐压大概平均在2000V左右，那么起始测试电压约从1400V开始。测试时，1400V的ESD电压ZAP到IC的某一脚去（根据文章第三部分介绍的测试引脚组合，相应的VDD或VSS脚要接地），测试三次1400V的ESD放电，若该IC脚尚未损坏，则提升ESD电压到1500V，此1500V的ESD电压再打该IC脚三次，若该IC脚尚未损坏，再提升ESD电压到1600V，依次类推，直到该IC脚被静电放电所损坏为止。
