在计算机技术发展过程中,主存储器存取速度一直比中央处理器操作速度慢得多，使中央处理器的高速处理能力不能充分发挥，整个计算机系统的工作效率受到影响。有很多方法可用来缓和中央处理器和主存储器之间速度不匹配的矛盾，如采用多个通用寄存器、多存储体交叉存取等，在存储层次上采用高速缓冲存储器也是常用的方法。很多大、中型计算机以及新近的一些小型机、微型机也都采用高速缓冲存储器。
 
高速缓冲存储器的容量一般只有主存储器的几百分，但它的存取速度能与中央处理器相匹配。根据程序局部性原理，正在使用的主存储器某一单元邻近的那些单元将被用到的可能性很大。因而，当中央处理器存取主存储器某一单元时，计算机硬件就自动地将包括该单元在内的那一组单元内容调入高速缓冲存储器，中央处理器即将存取的主存储器单元很可能就在刚刚调入到高速缓冲存储器的那一组单元内。于是，中央处理器就可以直接对高速缓冲存储器进行存取。在整个处理过程中，如果中央处理器绝大多数存取主存储器的操作能为存取高速缓冲存储器所代替，计算机系统处理速度就能显著提高


CPU在Cache中找到有用的数据被称为命中，当Cache中没有CPU所需的数据时（这时称为未命中），CPU才访问内存。从理论上讲，在一颗拥有2级Cache的CPU中，读取L1Cache的命中率为80%。也就是说CPU从L1Cache中找到的有用数据占数据量的80%，剩下的20%从L2Cache读取。由于不能准确预测将要执行的数据，读取L2的命中率也在80%左右（从L2读到有用的数据占数据的16%）。那么还有的数据就不得不从内存调用，但这已经是一个相当小的比例了。在一些高端领域的CPU中，我们常听到L3Cache，它是为读取L2Cache后未命中的数据设计的—种Cache，在拥有L3Cache的CPU中，只有约5%的数据需要从内存中调用，这进一步提高了CPU的效率。
 
为了保证CPU访问时有较高的命中率，Cache中的内容应该按一定的算法替换。一种较常用的算法是“*近*少使用算法”（LRU算法），它是将*近一段时间内*少被访问过的行淘汰出局。因此需要为每行设置一个计数器，LRU算法是把命中行的计数器清零，其他各行计数器加1。当需要替换时淘汰行计数器计数值*的数据行出局。这是一种高效、科学的算法，其计数器清零过程可以把一些频繁调用后再不需要的数据淘汰出Cache，提高Cache的利用率。
A06B-6090-H244
A06B-6090-H238
A06B-6090-H236
A06B-6090-H233 
A06B-6090-H224
A06B-6090-H208
A06B-6090-H004 
A06B-6090-H003
A06B-6090-H002 
A06B-6089-H712 
A06B-6089-H500
A06B-6089-H209
A06B-6089-H208 
A06B-6089-H207
A06B-6089-H206
A06B-6089-H205
A06B-6089-H204
A06B-6089-H203
A06B-6089-H202 
A06B-6089-H106
A06B-6089-H105 
A06B-6089-H104
A06B-6089-H102
A06B-6089-H101 
A06B-6088-H426#H500 
A06B-6088-H415#H500 
A06B-6088-H330#H500 
A06B-6088-H307
A06B-6088-H245#H501