FPGA获取并缓存四个视频源的数据流。这些FIFO缓冲器由DDR3存储器控制器清空并保存在DDR3存储器中。一旦一个完整的视频数据包存储完毕，视频处理器会向DDR3存储器控制器申请数据，存储器控制器读取数据并将其传到视频处理器。视频处理器对视频数据进行格式化和压缩，并通过DDR3存储器控制器写回存储器。当一个视频数据包全部处理完毕，并准备通过PCIExpress接口进行传输，DDR3存储器控制器从视频处理器获取数据并将其传到PCIExpress接口。
DDR3存储器接口控制器概述
从零开始设计一个DDR3存储器控制器是非常困难的。需要考虑许多特性之间的权衡和互相影响。使用一个经验证的IP核可以省去了大量的开发、测试和调试时间，否则就需要花费许多时间来进行in-house设计开发。一个经验证的IP核还可以减少后续支持的负担，因为这将由专门的开发人员来支持。*重要的是，使用一个经验证的IP核可以使设计师将精力集中在其设计的特性上，从而向*终客户交付高价值的产品设计。例如，LatticeECP3DDR3存储器控制器IP核已经通过了一个第三方验证套件的验证。该IP核使用LatticeECP3I/O协议板来实现并通过全部测试。
Lenze EVF9321-EV- Fequenzumrichte?r EVS 9323ES Top
Lenze Servoumrichter EVS9323-ES
LENZE Servo-Umrichter Type:EVS9324-EP / ES NEU&OVP
Lenze EVS9327-ES Servo Umrichter EVS9327ES 22,5kVA
LENZE EVS9328-ES EVS 33.9328SE.2L.21 00408457 INVERTER
Lenze Servoumrichter EVS 9321-ES
Lenze Servo Regler EVS9321-EP + Profibus-DP 2133
Lenze Servo-Umrichter EVS9321-ESV004 Neu
Lenze Servo Umrichter EVS 9323 ESV 004
Lenze Servo Umrichter EVS9321-ES
