每个器件都将信号返回到驱动板上的一个RS-232C接收端(RxD)，该端口在驱动板上可以多路复用。驱动电路向所有器件传送信号，然后对器件的RxD线路进行监控，每个器件都会被选到，系统则将得到的数据与预留值进行比较。这种测试系统通常要在驱动板上使用微处理器，以便能进行RS-232C通信及作为故障数据缓冲。
·边界扫描(JTAG): 逻辑器件老化的新趋势是采用IEEE 1149.1规定的方法。该方法也称为JTAG或边界扫描测试，它采用五线制(TCK、TDO、TDI、TMS及TRST)电子协议，可以和并行测试法相媲美。
采用这种方法时，JTAG测试端口和整个系统必须要设计到器件的内部。器件上用于JTAG测试的电路属于测试口，用来对器件进行测试，即使器件装在用户终端系统上并已开始工作以后，该测试口还可以使用。一般而言，JTAG端口采用很长的串联寄存器链，可以访问到所有的内部节点。每个寄存器映射器件的某一功能或特性，于是，访问器件的某种状态只需将该寄存器的状态数据串行移位至输出端即可。
采用同样技术可完成对器件的编程，只不过数据是通过JTAG端口串行移位到器件内部。IEEE 1149.1的说明里详细阐述了JTAG端口的操作。
存储器老化
存储器老化和测试的线路实现起来相对简单一些，所有器件通过统一方式写入，然后单独选中每个器件，将其存入的数据读出并与原来的值对照。由于具有控制和数据采集软件以及故障数据评估报告算法，所以存储器老化测试对生产商非常有用。
大多数存储器件支持多个选通引脚，因而老化测试系统采用簇方式读回数据。某些系统具有很宽的数据总线，每一簇可同时读取多个器件，再由电脑主机或类似的机器对器件进行划分。增加老化板上的并行信号数量可提高速度，减少同一条并行信号线所连器件数，并且降低板子和器件的负载特性。
·易失性存储器(DRAM和SRAM)
易失性存储器测试起来是简单的，因为它无需特殊算法或时序就可进行多次擦写。一般是所有器件先同时写入，然后轮流选中每个器件，读回数据并进行比较。
由于在老化时可重复进行慢速的刷新测试，因此DRAM老化测试能够为后测工艺节省大量时间。刷新测试要求先将数据写入存储器，再等待一段时间使有缺陷的存储单元放电，然后从存储器中读回数据，找出有缺陷的存储单元。将这部分测试放入老化意味着老化后的测试工艺不必再进行这种很费时的检测，从而节省了时间。
·非易失性存储器(EPROM和EEPROM)
非易失性存储器测试起来比较困难，这是因为在写入之前必须先将里面的内容擦除，这样使得系统算法更困难一些，通常还必须使用特殊电压来进行擦除。不过其测试方法基本上是相同的：把数据写入存储器再用更复杂的算法将其读回。
老化测试系统性能
有许多因素会影响老化测试系统的整体性能，下面是一些主要方面：
1．首先是测试方法的选择。理想的情况是器件在老化工艺上花费的时间少，这样可以提高体产量。恶劣的电性能条件有助于故障加速出现，因此能快速进行反复测试的系统可减少体老化时间。每单位时间里内部节点切换次数越多，器件受到的考验就越大，故障也就出现得更快。
2．老化板互连性、PCB设计以及偏置电路的复杂性。老化测试系统可能被有些人称为高速测试，但是，如果机械连接或老化板本身特性会削弱信号质量，那么测试速度将会是一个问题。如像过多机电性连接会增大整个系统的电容和电感、老化板设计不良会产生噪声和串扰、而很差的引脚驱动器设计则会使快速信号沿所需的驱动电流大小受到限制等等，这些都仅是一部分影响速度的瓶颈，另外由于负载过大并存在阻抗、电路偏置以及保护元件值的选择等也会使老化的性能受到影响
